(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-514375 (P2002-514375A)

(43)公表日 平成14年5月14日(2002.5.14)

(51) Int.Cl.7		徽別記号	ΡI		テーマコー}* (参考)
H 0 4 N	5/335		H 0 4 N	5/335	F
	5/232			5/232	Z
					P

審查請求 未請求 予備審查請求 有 (全 42 頁)

(21)出願番号	特職平11-505008	(71)出版人 コグネクス コーボレイション
(86) (22)出顧日	平成10年6月23日(1998.6.23)	アメリカ合衆国 01760 マサチューセッ
(85)翻訳文提出日	平成11年12月24日 (1999, 12, 24)	ツ, ネイティック, ワン ビジョン ドラ
(86)国際出願番号	PCT/US98/13082	17
(87)国際公開番号	WO98/59490	(72)発明者 キング、デイビット アール
(87)国際公開日	平成10年12月30日 (1998, 12, 30)	アメリカ合衆国 02056 マサチューセッ
(31)優先権主張番号	60/050, 597	ツ, ノーフォーク, メイプル ストリート
(32) 優先日	平成9年6月24日(1997.6.24)	22
(33) 優先権主張国	米国 (US)	(74)代理人 弁理士 倉内 基弘 (外1名)
(31)優先權主張番号	09/087, 592	
(32) 優先日	平成10年5月29日(1998.5,29)	
(33) 優先権主張国	米国 (US)	
		最終頁に続く

(54) 【発明の名称】 独立した集積及び設出を用いる電荷結合素子イメージ取得のための方法及び装置

(C7) TIMESO

イメージ取得のための方法及び装置は、光電性仮域を有 する電体給合素子を利用し、電荷結合素子は、収集サイトに蓄積された機を対かする機能を対かする地間がサイトに転送さ にも関われた機能を対かする地間がある。非光電性観 域は、設計サイト上の電荷を(例えば、ホストカメラ・ 又はイメージ収得システムに)出力することにより、転 送信号と数方に加えられた販売信号に応答する。本発明 によろ方法及び機能は、設計等が加えられるまではイ メージ情報を保持するために使用し、それによってホストコンピュータのリソースを動約することにより、非光 概性サイトの本来の蓄積能力を引用する。




FIG. 1A

【特許請求の範囲】

- 1. A. 1つまたは複数の光電性の電荷収集サイトを有する光電性領域であって、電荷収集サイトに蓄積された電荷を対応する非光電性読出サイトに移動させるための適用された転送信号に応答する光電性領域、対応する電荷収集サイトに直接的または間接的に結合されている1つまたは複数の非光電性の読出サイトを有する非光電性領域であって、転送信号とは独立に適用された読出サイトから電荷を出力させるための読取信号に応答する非光電性領域を含む電荷結合素子.
- B. 電荷結合素子に結合され、読出サイトからの電荷出力に基づいてイメージ信号を発生するヘッドユニット、

から成ることを特徴とするイメージ取得装置。

- 2. A. イメージを取得するために信号を発生し、ヘッドユニットに適用することにより、ホストからの要求に応答する制御ユニット、
- B. (i) 電荷収集サイトに蓄積された電荷を対応する銃出サイトに移動させる ための転送信号と、(ii) 電荷が銃出サイトから出力されることを引き起こす 誘取信号、を電荷結合素子に適用するために、制御ユニットにより適用された信 号に応答するヘッドユニット、

を備える、請求項1に記載のイメージ取得装置。

- 3. 制御ユニットが、(i) 少なくとも電荷結合素子による電荷集積の持続時間 を規定するシャッタパルスと、(ii) 読出サイトからの電荷の出力を引き起こ す読出信号、の少なくとも1つを発生し、ヘッドユニットに適用する、請求項1 に記載のイメージ取得装置。
- 4. ヘッドユニットが、電荷収集サイトの電荷を消去するためのリセット信号を 電荷結合素子に適用するためと、それらのサイトに蓄積された電荷を読出サイト に転送するための転送信号を電荷結合素子に適用するためのシャッタパルスに応 答する、請求項3に記載のイメージ取得装置。
- 5. シャッタパルスにより規定されたものと一致する持続期間を有する集積期間 を生ずるように、ヘッドユニットが、リセット信号の適用に引き続いて電荷結合 素子に転送信号を適用する、請求項4に記載のイメージ取得装置。

- 6. 制御ユニットが、ヘッドユニットから受信するイメージ信号を調節するビデ オ経路を含む、請求項2に記載のイメージ取得装置。
- 7. ビデオ経路が、(i) ヘッドユニットから受信するイメージ信号のゲインを 調節するか、(ii) そのイメージ信号の振幅を増幅する、ゲイン調節素子を含む、請求項6に記載のイメージ取得装置。
- 8. ビデオ経路が、ヘッドユニットから受信するイメージ信号の残留のオフセットを除去するレベル補正素子を含む、請求項6に記載のイメージ取得装置。
- 9. A. (i) 少なくとも電荷結合素子による電荷集積の持続時間を規定するシャッタパルスと、(ii) 読出サイトからの電荷の出力を引き起こす読出信号、を発生し、ヘッドユニットに適用することによりホストからの要求に応答する制御ユニット、
- B. 電荷収集サイトの電荷を消去するためのリセット信号を電荷結合素子に適用 するためと、それらのサイトに蓄積された電荷を読出サイトに転送することを引 き起こすための転送信号を電荷結合素子に適用するためのシャッタパルスに応答 する、ヘッドユニット、
- C. 読出サイトで電荷の出力を引き起こすために読取信号を電荷結合素子に適用するため、制御ユニットにより適用された読出信号に応答するヘッドユニット、
- D. 読出サイトからの電荷出力からヘッドユニットによって発生されるイメージ 信号を調節するビデオ経路を含む制御ユニット、

を備える請求項1に記載のイメージ取得装置。

- 10. ビデオ経路が、
- i)(a)ヘッドユニットから受信するイメージ信号のゲインを調節するか、
- (b) イメージ信号の振幅を増幅する、ゲイン調節素子と、
- i i) ヘッドユニットから受信するイメージ信号の残留のオフセットを除去するレベル補正素子、

を含む、請求項9に記載のイメージ取得装置。

- 11. A. 各々電荷結合素子を含み、それぞれの電荷結合素子の読出サイトから の電荷出力から、各々イメージ信号を発生する複数のヘッドユニット、
- B. 1 つまたは複数の光電性の電荷収集サイトを有する光電性領域であって、電

荷収集サイトに蓄積された電荷を対応する非光電性読出サイトに移動させるため の適用された転送信号に応答する光電性領域、対応する電荷収集サイトに結合さ れている1つまたは複数の非光電性の読出サイトを有する非光電性領域であって 、転送信号とは独立に適用された読出サイトから電荷を出力させるための読取信 号に応答する非光電性領域を含む、各電荷結合素子、

C. 複数のヘッドユニットに結合され、イメージを取得するために信号を、選択 的に、発生し、各ヘッドユニットに適用する制御ユニット、

から成ることを特徴とするイメージ取得装置。

- 12. 制御ユニットが、(i) 少なくともそれぞれの電荷結合素子による電荷集 積の持続時間を規定するシャッタパルスと、(ii) それぞれの読出サイトから の電荷の出力を引き起こす読出信号、の少なくとも1つを発生し、各ヘッドユニットに適用する、請求項11に記載のイメージ取得装置。
- 13. 各ヘッドユニットが、電荷収集サイトの電荷を消去するためのリセット信号をそれぞれの電荷結合素子に適用するためと、それらのサイトに蓄積された電荷を読出サイトに転送することを引き起こすための転送信号をそれぞれの電荷結合素子に適用するためのシャッタパルスに応答する、請求項12に記載のイメージ取得装置。
- 14. 制御ユニットによりヘッドユニットに適用されたシャッタバルスにより規定されたものと一致する持続時間を有する集積期間を生ずるように、各ヘッドユニットが、それの電荷結合素子へのリセット信号の適用に引き続いてそれぞれの電荷結合素子に転送信号を適用する、請求項13に記載のイメージ取得装置。
- 15. 制御ユニットが、ヘッドユニットにより発生されるイメージ信号を調節するビデオ経路を含む、請求項11に記載のイメージ取得装置。
- 16. ビデオ経路が、
 - i)(a)ヘッドユニットから受信したイメージ信号のゲインを調節するか、
- (b) イメージ信号の振幅を増幅する、ゲイン調節素子と、
- ii) ヘッドユニットから受信したイメージ信号の残留のオフセットを除去するレベル補正素子、

を含む、請求項15に記載のイメージ取得装置。

- 17. 制御ユニットが、シャッタパルス信号を実質的に同時に複数のヘッドユニットに適用する操作の同期モードと、シャッタパルス信号を実質的に異なったそれぞれの時間に複数のヘッドユニットに適用する操作の非同期モードを持つ、請求項11に記載のイメージ取得装置。
- 18. 制御ユニットが、複数のヘッドユニットに実質的に異なったそれぞれの時間に読出信号を適用する、請求項17に記載のイメージ取得装置。
- 19. 制御ユニットが、ヘッドユニットに、ホストから受信した1つまたは複数の要求に一致してシャッタパルス及び読出信号を適用する、請求項17または18に記載のイメージ取得装置。
- 20. i. 1 つまたは複数の光電性電荷収集サイトを有する光電性領域、
- i i. 対応する光電性電荷収集サイトに結合した1つまたは複数の非光電性読 出サイトを有する非光電性領域、

を有する型の電荷結合素子を使用するイメージ取得の方法であって、

- A. 電荷収集サイトに蓄積された電荷を対応する読出サイトに移動するための適 用された転送信号に応答すること、
- B. 非光電性の誘出サイトで電荷を出力することのために、転送信号とは独立に 適用される読取信号に応答すること、

の手段から成ることを特徴とする方法。

- 21. 電荷収集サイトの電荷を消去するための適用されたリセット信号に応答することの手段を含む、請求項20に配載の方法。
- 22. 読出サイトからの電荷出力に基づいてイメージ信号を発生するためにヘッドユニットを利用することの手段を含む、請求項20に記載の方法。
- 23. A. イメージを取得するために信号を発生しヘッドユニットに適用するための制御ユニットを利用すること、
- B. (i)電荷収集サイトに蓄積された電荷を対応する読出サイトへ移動するための転送信号と、(ii)電荷を読出サイトから出力させることを引き起こす読込み信号、を電荷結合素子に適用するために制御ユニットにより適用された信号に、ヘッドユニットと共に、広答すること。

の手段を含む、請求項22に記載の方法。

- 24. (i) 少なくとも電荷結合素子による電荷集積の持続時間を規定するシャッタパルスと、(ii) 読出サイトからの電荷の出力を引き起こす読出信号、の少なくとも1つを発生し、ヘッドユニットに適用するために制御ユニットを利用することの手段を含む、請求項23に記載の方法。
- 25. 電荷収集サイトの電荷を消去するために電荷結合素子にリセット信号を適用するためと、それらのサイトに蓄積した電荷を読出サイトに転送することを引き起こすための転送信号を電荷結合素子に適用するためのシャッタパルスに、ヘッドユニットと共に、応答することの手段を含む、請求項24に記載の方法。
- 26. シャッタパルスにより規定されたものと一致する持続期間を有する集積期間を生ずるように、リセット信号の適用に引き続いて電荷結合素子に転送信号を 適用するためにヘッドユニットを利用することの手段を含む、請求項25に記載 の方法。
- 27. ヘッドユニットにより発生されたイメージ信号を調節するために制御ユニットを利用することの手段を含む、請求項26に記載の方法。
- 28. 膝出サイトからの電荷出力に基づいてイメージ信号を発生するために、各々、それぞれの電荷結合素子に結合された複数のヘッドユニットを利用することの手段を含む、請求項20に記載の方法。
- 29. イメージを取得するために、選択的に、信号を発生し、各ヘッドユニット に適用するために制御ユニットを利用することの手段を含む、請求項28に記載 の方法。
- 30. (i) 少なくともそれぞれの電荷結合素子による電荷集積の持続時間を規定するシャッタパルスと、(ii) それぞれの読出サイトからの電荷の出力を引き起こす読出信号、の少なくとも1つを発生し、各ヘッドユニットに適用するために制御ユニットを利用することを含む、請求項29に記載の方法。
- 31. 電荷収集サイトの電荷を消去するためのリセット信号をそれぞれの電荷結合素子に適用するためと、それらのサイトに蓄積された電荷を読出サイトに転送することを引き起こすための転送信号をそれぞれの電荷結合素子に適用するための適用されたシャッタパルスに応答するために各ヘッドユニットを利用することの手段を含む、請求項30に記載の方法。

- 32. ヘッドユニットにより発生されたイメージ信号を共通ビデオ経路と共に調節することの手段を含む、請求項30に記載の方法。
- 33. 複数のヘッドユニットに実質的に同時にシャッタパルスを適用することの 手段を含む、請求項30に記載の方法。
- 34. 実質的に異なったそれぞれの時間に複数のヘッドユニットにシャッタパルスを適用することの手段を含む、請求項30に記載の方法。
- 35. 実質的に異なったそれぞれの時間に複数のヘッドユニットに読出信号を適用することを含む、請求項33または34に記載の方法。

【発明の詳細な説明】

独立した集積及び読出を用いる電荷結合素子イメージ取得のための方法及び装置 [本発明の背景]

この出願は、1997年6月24日に出願された暫定的な米国特許出願番号第60/050,597号の優先権を主張し、その教示をここに取り入れ、その写しを付録Aとして添付する。

本発明はイメージ取得に関し、更に詳細には、電荷結合素子を使用するイメージの制御及び読出しに関する。本発明はビデオカメラ、並びに機械視覚、並びに 他の生産、研究、及び娯楽で使用される他のイメージ取得素子に応用を有する。

ビデオカメラ、及び他のディジタルイメージ取得素子の製造は、リアルタイム 処理のためにイメージを取り込む電荷結合素子 (CCD) に依存して増加してい る。これらの素子は、間隔の狭いアレイ状に並べられた数百又は数千の微細な半 導体素子から成る。アレイが光 (又は他の放射) にさらされるとき、アレイの各 構成要素はアレイに当たる光子の数に比例する電荷を蓄積する。そのようなアレ イに光景の焦点を合わせることにより、より高く充電された素子に対応するより 明るい領域、及びより低く充電された素子に対応するより暗い領域で電気的なイ メージが形成される。

一般に、CCDアレイ内の素子の2分の1だけが光を集めるために使用される。インターライン (interline) 転送CCDと呼ばれる従来技術の設計では、光電性素子の行(又は列)は非光電性素子の行(又は列)と互い違いになる。後者は、電荷を光電性素子から出力パッファ又は読出レジスタに転送するための「コンジット」としての役割を果たす。

典型的なCCDアレイ内のイメージの取得は、多くの局面で発生する。最初に 、前に蓄積された全電荷を消去するために、光電性素子は接地又は「リセット」 される。一度これが完了すると、レンズからの光(又は他のエネルギー)が蓄積 を開始し、イメージを形成する。CCD素子は一般に機械的なシャッタを備えて

いないので、蓄積は各光電性素子内に累積した電荷が対応する非光電性素子に転送されるまで続く。 リセットの次及び転送前の時間は、従って、集積又はシャッ

夕時間と呼ばれる。

従来技術のイメージ取得システム設計によると、集積時間が一度終わると、非 光電性素子に転送された電荷が非光電性素子の各行(又は列)を横に(又は下に) 読出レジスタまで、即座に早くシフトされる。そこから、電荷はCCDが組み 込まれるホスト装置(例えば、ビデオワークステーション)のメモリ内部にロー ドされる。

他の型の従来技術のCCDアレイ (フルフレームCCD) はインターラインCCDと異なって形成されるが、同様に作動する。光電性及び非光電性素子の交互配置された行を有するよりも、光電性素子はアレイの2分の1上に連続して配置され、後者は他の半分の上に配置される方がよい。集積時間が一度終わると、非光電性の半分上の対応する素子を電荷が占有するまで光電性素子内に蓄積した電荷が隣から隣へシフトされ、読出アレイを経由してホストメモリまで転送される

どの従来技術のCCD設計が使用されるかに関わらず、従来技術のイメージ取得システム設計は、メモリがホスト装置内で誘出レジスタから流れ込むままのイメージデータを受信することに専念することを必要とする。ストリーミングデータがメモリへのルート上で失われないことを保証するために、十分なパンド幅がパス又は他の通信経路上で提供されなければならない。更に、CCD素子は一般に自分自身の内部クロックと一緒に作動するので、ホストは読出レジスタからの非同期転送に適応するように設計しなければならない。

例えば、各垂直帰線消去間隔の後の新しいビデオ情報を常に出力しているので、一般的なビデオ規格(即ち、RS170又はCCIR)の1つに基づくCCDカメラを使用する従来の機械視覚システムは、イメージデータがCCDによって出力されるときの制御を有さない。他方、電気的シャッタを使用する応用では、データの読み出しの延期を可能にする機構が存在しないので、ホストは集積時間の終了の次にビデオ情報を直ちに受信する準備をしなければならない。

本発明の目的は、イメージ取得のための改良された方法及び装置を提供するこ

とであり、更に詳細には、イメージを取得するために電荷結合素子を使用する改

良された方法及び装置を提供することである。

本発明の他の目的は、イメージ取得に必要なリソース及び関連するコストを低 域させるような方法及び装置を提供することである。

本発明の更に他の目的は、イメージ取得のより高度な制御を可能にするような 装置及び方法を提供することである。

本発明の更に他の目的は、(例えば、複数のイメージを同期又は非同期に取得 しなければならない) 複数のカメラ環境での使用に適応するような方法及び装置 を提供することである。

[発明の要約]

前記は本発明により達成される目的に含まれ、本発明は電荷結合素予 (CCD) の本来の蓄積能力を利用するイメージ取得のための方法及び装置を提供する。 そのような素子の集積及び読出機能を分離することにより、本発明は、イメージ 取得装置 (例えば、ビデオカメラ)、又はイメージ取得装置が組み込まれるシステム (例えば、機械視覚システム)がイメージ情報の流れを制御する (例えば、イメージ情報を搬送するのに必要なバス及びメモリリソースを減らし、イメージ情報の流れの到着を他の情報又はイメージとタイミングを合わせ、及び/又はイメージ情報の流れの到着を処理リソースの稼働率と調和させる)ことを可能にする。

従って、1つの側面では、本発明は、光電性電荷収集サイトを有する光電性領域、及び非光電性読出サイトを有する非光電性領域を含む電荷結合素子を利用する。読出サイトは直接的に(例えば、インターライン形式で)、又は間接的に(例えば、フレーム転送形式で)電荷収集サイトに接続する。収集サイトに蓄積された電荷を対応する読出サイトに転送することにより、光電性領域が加えられた転送信号に応答する。読出サイト内の電荷を(例えば、ホストカメラ又はイメージ取得システムへ)出力することにより、非光電性領域が転送信号とは独立に加えられた読込信号に応答する。

転送サイクルの開始が読出サイトからのイメージ情報の出力を直接引き起こす 従来技術の取得装置とは異なり、本発明による取得装置は転送及び誘出機能を独 立に実行する。従って、転送及び読出信号が実質的に同時に加えることができる (従って、従来技術のシステムをエミュレートする)が、その必要はない。読出 信号の適用を遅らせることにより、ホストが読出信号を受信する準備が出来るま で、読出サイト内のイメージ情報を保持することが出来る。

本装置は、更に、イメージ取得のためのヘッドユニット信号を発生し適用する ことにより (例えば、ホストシステムからの) 要求に応答する制御ユニットを含む。 CCDからのイメージ情報出力を取得し、制御ユニット及び/又はホストに 適用するビデオ信号を発生することにより、ヘッドユニットはこれらの信号に応 答する。

本発明に関連する側面が、制御ユニットが発生した信号の取得が少なくともCCDによる電荷集積の総続時間、及び(例えば、ヘッドユニットへ)出力されるCCD読出サイト上に電荷をもたらす読出信号を定めるシャッタパルスを含む、上記のイメージ取得装置を提供する。ヘッドユニットは、電荷収集サイトをクリアするCCDリセット信号を加えることにより、そのようなシャッタパルスに応答することが出来る。ヘッドユニットはその後、転送信号を電荷収集サイトに加えることが出来、電荷収集サイトにそれらの電荷を読出サイトへ転送させる。転送信号の適用は、シャッタパルスにより定められる集積期間に応じて集積期間をもたらすようにタイミングを合わせることが出来る。ヘッドユニットは、電荷を非光電性サイトから読出レジスタ、バッファ、又は他の記憶装置に転送させるCCD読取信号を適用することにより、制御ユニットからの読出信号に応答することが出来る。

本発明の更に他の側面は、複数のヘッドユニットが備えられ、それぞれが各CCDと結合する上記のイメージ取得装置を提供する。ヘッドユニットに実質的に同時にシャッタパルスを加えることにより、その様な装置の制御ユニットはそれらヘッドユニットからの同期イメージ取得をもたらすことが出来る。あるいは、イメージは、シャッタパルスの適用を経て異なる時間に非同期的に取得される。イメージ取得が同期又は非同期でも、制御ユニットは、シャッタパルスの適用と

は独立に読出信号をヘッドユニットに加えることにより、ヘッドユニットからの

イメージを制御することが出来る。従って、例えば、ホストからの要求に応答して、制御ユニットは、複数のヘッドユニットにより同時に取得されたイメージが 如何なる所望する順序でもホストメモリに出力されるようにすることが出来る。

更に他の側面では、本発明は、上記の素子及び装置のイメージ取得並列動作の ための方法を提供する。

本発明によるシステムは、従来技術を越える多くの利点を有する。 CCD 読出サイトの本来の記憶能力を利用し、それらの集積機能を読出機能から分離することにより、本発明はイメージ取得プロセスのより優れた制御を提供し、イメージ取得プロセスに必要なリソースを低減させる。機械視覚では、例えば、そのようなシステムは、イメージの取得が検査プロセスと部分的に重なることを必要とする用途に非常に都合がよい。ここでは、イメージの検査が、プロセッサのリソース(例えば、メモリ及びパスサイクル)を次のイメージの取得に振り向けることなく完了することが出来る。その代わりに、ホストは制御ユニットに、次のイメージをただ取得し、前のイメージの処理が完了するまでリソースを消費する転送を遅らせるように指示することが出来る。

更に、複数イメージの取得を必要とする応用では、本発明によるシステムは、 複数のヘッドユニットの間で、単一のビデオ経路(例えば、増幅器、直流再生回 路、アンチエイリアスフィルタ、A/Dコンバータ)を効率的に利用することが 出来る。例えば、制御ユニットは、集積パルス信号を複数のヘッドユニットに同 時に加えることが出来るが、単一のビデオ経路だけが結果として生じるイメージ 信号をホストに転送するように調整することを要求されるように、読出信号をシ リアルに加える。これは、各カメラヘッドユニットに対して特別のデータ経路を 必要とする従来技術のイメージ取得テクノロジと対照をなす。

[図面の簡単な説明]

図の参照により、更に完全な理解を得ることが出来る。

図1a~1bは、本発明の実施に使用される型の電荷結合素子(CCD)を示

す。

図2は、単一のカメラヘッドユニットを有する、本発明によるイメージ取得装

置を示す。

図3は、本発明によるイメージ取得装置で利用されるカメラヘッドユニットを 示す。

図4は、本発明によるイメージ取得装置で利用されるカメラ制御ユニットを示 す。

図5は、図2に示される型のイメージ取得における信号発生のタイミングを示す。

図6は、複数のカメラヘッドユニットを有する、本発明によるイメージ取得装置を示す。

図7は、同期的に複数のイメージを取得する、図6に示される型のイメージ取 得における信号発生のタイミングを示す。

図8は、非同期的に複数のイメージを取得する、図6に示される型のイメージ 取得における信号発生のタイミングを示す。

[図示された実施例の詳細な説明]

図1 a を参照すると、インライン形式に従って形成された本発明を実施するために使用される型のCCD10が示される。CCD10は、光電性電荷収集サイト12 (また、画素又はピクセルと呼ばれる)の列を非光電性(即ち、保護された) 読出サイト14の列と互い違いにする。図示された実施例では、各電荷収集サイトは、対応する(及び、一般には隣接する)従来技術の非光電性サイトと結合する。

図示された実施例の光電性及び非光電性サイトの間には1対1の対応があるが、本発明の実施例は他の関係(例えば、4つの光電性サイト対1つの非光電性等)を利用してもよい。非光電性サイトは、更に、従来の方法で互いに結合し、電荷が読出レジスタ16へ出力され、読出レジスタ16からイメージ取得システムの他のコンポーネントへ出力されることを可能にする。

図1bを参照すると、フレーム転送形式に従って形成された本発明を実施する ために使用される型のCCD18は、電荷収集サイト20及び読出サイト22を 交互に配置せず、むしろ素子の2つの別の部分にそれらを配置する。この実施例 では、光電性及び非光電性サイトは、以前に収集された電荷が後者に移され、その後に読出レジスタ24に移されるように、従来の方法(即ち、いくつかの光電性サイトが他の光電性サイトを経由して非光電性サイトに結合される)で互いに結合される。

イメージを発生させるために、CCD10、18は3つの基本サイクルを利用する。第1に、リセットサイクルは、光電性領域から存在している如何なる電荷もクリアするために使用され、効率的にピクセルを黒くする。次のステップ (一般に電荷転送インターバルと呼ばれる転送サイクル) は、最近のリセットサイクルから蓄積された電荷を非光電性読出サイトの中に移す。蓄積される電荷の量はリセット及び転送サイクル間の時間長に比例するので、これら2つの(時間)差は電気的シャッタ機構を構成する。

最後のステップ(読出サイクル)は、電荷をカメラヘッドユニットへ移すか出力するために使用され、カメラヘッドユニットは電荷をカメラ制御ユニット(CCU)に適用するためのイメージ信号を形成するためのタイミング情報と組み合わせる。(垂直転送クロックシーケンスを必要とする)このステップは、ピクセルの全体のラインをピクセルの保護セルから読出レジスタの中に移すことを含む。いったんそこにあると、カメラヘッドユニット(CHU)の内部クロックレートにより要求されるレートの一連の水平転送クロックサイクルを使用して、ピクセルはシリアルにシフトアウトされる。ライン毎の水平クロックサイクル及びフレーム毎の垂直クロックサイクルの総数は、CCD内部に含まれる行及び列の数により指示される。

図1 a の C C D では、転送信号の適用がサイト12 に蓄積された電荷の非光電性サイト14 への転送を引き起こすように、転送サイクルは、従来の方法で光電性サイト12 (及び C C D 10 の他のエレメント) と結合するライン26上で開始される。読出信号の適用がサイト14に蓄積された電荷の読出レジスタ16への転送を引き起こすように、読出サイクルも同様にライン28 によって開始され

る。図1bを参照すると、CCD18は同様にライン30、32が取り付けられており、ライン30、32は装置に対する転送及び読出サイクルを開始するため

の信号を搬送する。

CCD10、18のリセットサイクルは、従来の方法で、他のライン上で、又は好ましくは、ライン26、30(図示されていない)上でも開始できる。従って、例えば、CCD10は、そのようなラインに適用されたリセット信号が光電性素子12に蓄積された如何なる電荷もクリアされるように配列できる。

転送サイクルの開始が光電性サイトに蓄積された電荷の読出レジスタへの転送を直接招く従来技術のイメージ取得システムとは異なり、図示された実施例は、転送及び読出機能が独立して実行されることを可能にする。従って、転送及び読出信号は実質的に同じ時間に又はすばやく連続して(従って、従来技術のシステムをエミュレートして)送信されてもよいが、その必要はない。読出信号を遅らせることにより、図示された実施例は、蓄積された電荷(即ち、イメージ)が例えば、読出レジスタ18若しくは取得システム又はそのホストの他のメモリではなく、非光電性サイトの中に保持されることを可能にする。

図2は、ビデオカメラ、又は本発明による他のその様な単一のヘッドイメージ 取得システム33を図示する。システムはカメラヘッドユニット (CHU) 34、及び関連するカメラ制御ユニット (CCU) 36を含む。システム33、及び、特にCCU36は、システムバス38を経由して、ホストコンピュータ又は他の制御装置 (図示されてない) と通信する。それを通してCCD上に光景が焦点を結ぶレンズは図示されていない。

カメラ制御コニット36は、システムバス38によってホスト (例えば、ホストディジタルデータ処理システム) から受信した命令を処理することにより新しいイメージの要求に対してサービスを提供し、次に、図示されるように Shutter_L及びReadout_LバルスをCHU34に送出する。Shutter_Lパルスは、カメラヘッドユニット (CHU) の集積時間の制御に使用される。Shutter_Lバルスは2つの部分を含み、第1の部分はCCD内の光電性サイトをクリア (又はリセット)して新しいイメージの取得を開始させることができ、イメージを表す電荷をこれらのサイト上にもたらす第2の部分は非光電性サイトに転送される。Reado

ut_L信号は、読出サイクルを開始する。

例えば、図1A又は図1Bに示される型のCCDを含むCHU34は、「vide o」というラベルの付いたイメージ信号により示されるように、イメージを取得してそれをCCU36に転送するために、加えられたShutter_L及びReadout_L信号に応答する。イメージ信号に加えて、CHU34はクロック信号PCLCKを返し、PCLCKはビデオ信号、及び有効なイメージデータを含むビデオ信号部分を識別するデータ有効信号Data Valid Lのタイミングを示す。

カメラヘッドユニット(CHU)34の詳細なブロック図が、図3に示される。そこに示されるように、デコーダ40はShutter_L及びReadout_L信号をカメラヘッドユニット34の内部クロックと同期させ、イメージを作り出してカメラ制御ユニット(CCU)36に転送するために必要な各CCDクロックサイクルを開始するためにCCDタイミングジェネレータ42にパルスを発生するために使用される。

更に詳細には、加えられたShutter_L信号に応答して、デコーダ40はResetパルスを発生し、Reset信号の適用を経由して、新しい集積サイクルの準備のためにCCDタイミングジェネレータ42にCCDの光電性領域をクリアするように指示する。Shutter_L信号のバルス幅により、デコーダ40は次に転送パルスを発生し、即ち、CCDへの転送信号の適用によりCCDタイミングジェネレータ42に集積サイクルが終了し、センサの光電性領域に現在存在する電荷が非光電性誘出サイト内部に移される必要があることを知らせる。更に、Readout_L信号に応答して、デコーダ40は、カメラ制御ユニット(CCD)36がイメージを受信する準備が出来ており、CCDセンサの内容を読み取るのに必要な垂直及び水平転送サイクルを実行しなければならないことを示すRead信号をタイミングジェネレータ42に加える。

上記のように、前記に応答して、カメラヘッドユニット (CHU) 34は、ビデオ信号 (Video)、ピクセルクロック (PCLK)、及びデータ有効信号 (Data Va lid_L) によってCCD取得イメージをCCU36に転送する。

図4は、図2~図3に示される型の単一のヘッドイメージ取得システム、及び 以下に記載される型の複数のヘッドシステムをサポートするために使用できるカ メラ制御ユニット(CCU)36を図示する。図では、取得タイミングジェネレータ44が、システムバスを経由してホストコンピュータ(図示されてない)から受信した命令を処理する。単一のカメラ制御ユニット(CCU)36は好ましくは複数のカメラヘッドユニット(CHU)を有する構成をサポートするので、1組のシャッタ(CIShutter_L... CnShutter_L.)及び読出(CIReadout_L... CnReadout_L.) 制御は、潜在的に取り付けられた各CHUに対して得られる。同様に、取得タイミングジェネレータ44は取り付けられた各CHUからピクセルクロック(CIPCLK... CnPCLK)、データ有効信号(CIData Valid_L... CnData Valid_L.、及びビデオ被形(CIVideo... CnVideo)を受信する。

図に示されるように、CCU36は、ビデオマルチプレクサ (Mux) 46及びプログラム可能なゲイン調節 (GainAdjust) 48から成るビデオ前処理回路を含む。好ましい実施例では、ゲインはフルスケールディジタイザ (A/D) 入力対CHU34からのフルスケールビデオ出力の比率によって設定される。プログラム可能なゲイン調節48はまた、集積時間(即ち、CnShutter_Lパルスの時間幅)の延長が選択肢にない低光量状況で、ビデオ信号の増幅度を増加させるためにしよう出来る。当業者は、もちろん、当該技術の従来の他の方法でゲインが設定され利用できることを理解するであろう。

レベル補正 (直流再生及びオフセット調節) 50が、ビデオ信号からの残留オフセットを除去するために提供される。好ましい実施例では、レベル補正は、当該技術の従来の他の方法で設定できるが、校正又は他のトレーニングパラメータにより決定された値に設定される。

取得タイミングジェネレータ44は、ビデオ信号の直流再生の実行を担当する。取得タイミングジェネレータ44は、黒レベルが存在すべきことを予め定められたビデオ信号のポイントで、図示するように、Clamp信号をアサートにすることにより、ビデオ信号の直流再生を達成する。好ましい実施例では、予め定められた点は、CHU34の信号特性により設定される。

取得タイミングジェネレータ44はまた、A/Dコンバータ52に対するクロック (AD-CLK) の発生も担当し、A/Dコンバータ52は、最大限の精度を補償するのに最適なポイントでビデオ信号を標本化する。好ましい実施例では、最

適なポイントは、CHU42の信号特性により設定される。

図示されたカメラ制御ユニット36は1つのビデオ経路しか含まないので、ビデオマルチプレタサ (Mux) 46は、適当なビデオ信号 (COVideo...CnVideo) を選択するために使用される。図示されるように、これは、取得タイミングジェネレータ44から出るカメラヘッドユニット選択信号 (CHUSEL) により制御される。CHUSEL信号はまた、ビクセルクロック及びデータ有効信号 (COPCLK...CnPCLK,COData Valid-L...CnData Valid_L) の適当な組を選択するために使用される。

ImageData (N-1:0) 信号により表される、A/Dコンバータ52から出るディジタル化されたイメージデータは、取得タイミングジェネレータ44の制御の下でシステムパスを経由してホストコンピュータに転送される。

図5は、単一のカメラヘッドユニット34だけを含む、図2〜図4に示される 実施例のイメージ取得のためのタイミングシーケンスを図示する。ホストコンピュータ(図示されない)は最初に、取得の型(即ち、単一のCHU)に対するC CUの取得タイミングジェネレータ44を初期化する(集積時間)。ホストコンピュータはまた、CHUSEL信号を適当な値(例えば、CHU0に対して0、C HU1に対して1、等)に設定することにより、カメラヘッドユニット(CHU)を選択する。

取得タイミングジェネレータ 4 4がホストコンピュータから集積命令の開始を 受信するとき、取得タイミングジェネレータ 4 4は直ちに、選択されたカメラヘ ッドユニット (CHU) に対するシャッタ信号 (この場合はCOShutter_L) をア サートにする。COShutter_Lバルスのハイからローへの変化 (即ち、立ち下がり エッジ) は、次にReset信号をアサートするカメラヘッドユニット3 4 (図3参 照) 内部に位置するデコーダにより検出される。Reset信号を検出するとすぐ、 CCDタイミングジェネレータ 4 2 は、CCDセンサの光電性領域内に残留する 如何なる電荷もクリアするのに必要なCCDセンサクロックシーケンスを実行する。

集積時間は、COShutter_Lのローからハイへの変化(立ち上がりエッジ)により終了される。このエッジがデコーダ40に検出されるとき、デコーダ40に転

送パルスを送出させ、次に転送パルスは、CCDタイミングジェネレータ42に 、光電性収集井戸内に現在存在する全ての電荷が対応する非光電性(即ち、保護 された)読出サイトに転送される必要があることを知らせる。

一度、電荷転送サイクルが完了すると、イメージはカメラ制御ユニット(CCU)36に送信される準備が出来る。ホストコンピュータが取得タイミングジェネレータ44にイメージを受信する用意が出来たことを知らせるまで、これ以上の動作は起きない。ホストコンピュータから読出命令を受信するとすぐ、取得タイミングジェネレータ44は読出信号(この例では、COReadout_L)をアサートする。この信号のハイからローへの変化(即ち、立ち下がりエッジ)は、カメラヘッドユニット(CHU)34内部のデコーダ40回路にReadストローブを送出させる。このパルスは、CCDタイミングジェネレータ42に、読出セル内に存在するイメージを、それがディジタル化されシステムバス38を経由してホストコンピュータに伝達される、カメラ制御ユニット(CCU)36へ完全に転送するのに必要な垂直及び水平クロックサイクルのシーケンスを開始させる。

データ有効信号(この例では、COData Valid_L)はカメラヘッドユニット(CHU)34により送出され、ビデオ信号の有効部分と無効部分を識別するために、カメラ制御ユニット36により使用される。ビクセルクロック(COPCLK、この例では図示されない)は、ビデオ信号(COVideo、この例では図示されない)が、ディジタル化プロセスの精度を最大限にするのに最適なポイントで標本化されることを保証する。

図6は、複数のカメラヘッドユニットCHU1, CHU1, ..., CHUn、及び関連するカメラ制御ユニット (CCU) 36から成る本発明によるイメージ取得システム54を示す。CHU0, CHU1, ..., CHUnは上記のCHU34と同様に構成され、作動する。たとえ複数のCHUを制御するために意図した方法でも、CCU36は上記のように作動する.

上記のように、CCU36は、システムバス38を経由してホストから受信する要求に応答するイメージを必要とする。前記の単一のカメラヘッドの実施例に対して記載された単純なイメージ取得シーケンスに加えて、図6の複数のカメラヘッドの実施例は、同期及び非同期シャッタをサポートする。

図7に図示される同期シャッタモードは、複数のカメラヘッドユニット (CHU)が、ホストコンピュータからの単一の書込サイクルに基づいて正確に同じ時間に集積サイクルを開始することを可能にする。このモードは、複数のカメラの動作を正確に制御するためにシステムが同じ物体の複数の表示を要求することを可能にし、結果的に時間内の単一の瞬間において同じ物体の表示であるイメージとなる。このモードの代わりの使用は並列な複数のカメラの操作を含むことが出来るので、各カメラは異なる物体のイメージを同時に収集することができ、潜在的に取得システムの効率を増加させる。

図7を参照すると、ホストコンピュータからの単一の書込サイクルから生じる 複数のシャッタパルス (COShutter_L...ChShutter_L) は、システムバス38を 経由してカメラ制御ユニット (CCU) 36と通信する。シャッタパルスの幅、 従って各カメラに対する集積時間は等しいか、又は各カメラヘッドユニットCH U0~CHUnに対する照明状態により長さが変化する。

シャッタ時間の終了に続いて、各CCDに配憶されたイメージデータが、カメラ制御ユニット(CCU)36の制御の下にシステムバス38を経由してホストコンピュータに転送される。更に詳細には、ホストは、次のイメージ取得解析のためにカメラ制御ユニット(CCU)36に読出パルス(COReadout...CnReadout LL)をアサートするよう命令することにより、イメージを要求する。ホストが読出プロセスを開始するので、カメラヘッドユニットCHU0~CHUnから転送されるイメージの順序はホストの制御下にあり、特別な順序は必ずしも必要なく、次に対する1組の取得により固定される必要もない。

各読出パルス (COReadout_L...CnReadout_L) は、対応するカメラヘッドユニットCHU0~CHUn内に配置されたCCDタイミングジェネレータ42に、カメラ制御ユニット36に対応するCCDの読出セルに存在するイメージを完全に転送するために必要な垂直及び水平クロックサイクルのシーケンスを開始させ、それはディジタル化され、システムバス38を経由してホストコンピュータに伝達される。データ有効信号 (COData Valid_L...CnData Valid_Linthisexample) は、カメラヘッドユニットCHU0~CHUnにより送出され、各CHUから送信されたビデオ信号の有効部分と無効部分を識別するために、カメラ

制御ユニット36により使用される。各カメラヘッドユニットCHU0~CHU nにより発生されたピクセルクロックは、ビデオ信号が、ディジタル化プロセス の精度を最大限にするのに最適なポイントで標本化されることを保証する。正し いビデオ及びピクセルクロック信号は、カメラ制御ユニット (CCU、図4を参 照) 内部のCHUSEL (カメラヘッドユニットSELect) 信号を経由して選択される。

図8を参照すると、複数のカメラヘッドユニットCHU0~CHUnを含む非同期シャッタ動作が示される。このモードは、単一のカメラ制御ユニット36が2つ又はそれ以上のカメラヘッドユニットを完全に独立した方法で制御することを可能にする。最終的な効果は、isthat各カメラヘッドユニットCHU0~CHUnが、まるで専用のカメラ制御ユニット(CCU)36に取り付けられているように動作することである。

図では、ホストが、システムバス38を経由してカメラ制御ユニット(CCU)36に適当な命令を書き込むことにより、各カメラヘッドユニット(CHU)に対する集積及び読出サイクルを開始する。CCU36は、次に、必要なシャッタ(COShutter_L...CnShutter_L)及び読出(COReadout_L...CnReadout_L)バルスを送出する。図8に示すように、CHUは自律的に作動するので、1つのCHUに対するシャッタ動作は、他のCHUのシャッタ又は読出動作と部分的に重なってもよい。

同期シャッタモードと同様に、ホストコンピュータは、カメラ制御ユニット (CCU)36を経由する、各カメラヘッドユニットCHU0~CHUnに対するシャッタ及び読出サイクルのシーケンスにわたる制御を完了する。従って、ホストは、特定のカメラヘッドユニットCHU0~CHUnから取得されたイメージの順序及び頻度を決定する。

このために、各読出パルス (COReadout_L... CnReadout_L) は、対応するカメラヘッドユニット (CHU) 内に配置されたCCDタイミングジェネレータに、誘出セル内に存在するイメージを、それがディジタル化されシステムバスを経由してホストコンピュータに伝達される、カメラ制御ユニット (CCU) 36〜完全に転送するのに必要な垂直及び水平クロックサイクルのシーケンスを開始

させる。データ有効信号(COData Valid_L...CnData Valid_Linthisexample)は、カメラヘッドユニット(CHU)により送出され、各CHUから送信されたビデオ信号の有効部分と無効部分を識別するために、カメラ制御ユニット36により使用される。ピクセルクロックは、各CHUからのビデオ信号が、ディジタル化プロセスの精度を最大限にするのに最適なポイントで標本化されることを保証する。正しいビデオ及びピクセルクロック信号は、カメラ制御ユニット(CCU、図4を参照)内部のCHUSEL(カメラヘッドユニットSELect)信号を経由して選択される。

上記は、所望する条件を満たすイメージ取得のためのシステムがである。当業者は、もちろん、図示された実施例が本発明の単なる例示であり、変更を取り入れた実施例が本発明の範囲内にあることを理解するであろう。従って、例えば、図1A~図1Bに示されるCCDの構成が、本発明で使用できる構成の単なる例示であることは理解されるであろう。他の実施例により、図示された実施例で発生されて使用される特定の信号が、本発明によるシステムの動作で使用できる単なる例示であることが理解されるであろう。

(23)

付 録

.

(24)

APPENDIX

to

Patent Application for

METHODS AND APPARATUS FOR CHARGE COUPLED DEVICE IMAGE ACQUISITION WITH INDEPENDENT INTEGRATION AND READOUT

Design Specification

1. Mission Statement

This document contains the framework for a proposed camera architecture with advanced features required by the machine vision industry. The Cognex Digital Camera, henceforth referred to as the CDC, is intended to provide both OEMs and End-User's with the most cost effective high performance video acquisition sub-system currently available. Our goals are to establish new standards for flexibility, speed, and image figerity.

The contents of the specification are proprietary and should not be discussed or disclosed to others outside of the immediate working groups. The disposition of efforts between Cognex and the candidate vendor of the camera head assembly is as follows:

•	Architecture	Cagnex, Vendor
	Interface Specification	Cognex, Vendor
٠	Camera Head Specification	Cognex, Vendor
•	Camera Acquire & Control Electronics Specification	Cagnex
•	Camera Head Design	Vencor
•	Camera Acquire & Control Electronics Design	Cognex
	Camera Head Production.	Vendor
	Camera Acquire & Control Flactronics Production	Cognex

Design Specification

2. Architecture

This section contains a description of the proposed architecture for the camera head and controller board.

2.1 Sequential Acquire Model

Floure 1 shows the concept for a system in which a single Camera Accutre and Control Electronics would support sequential acquires from a maximum of four cameras. Atternatively, all four cameras could integrate images simultaneously and then place them in their interin relating vertical transfer registers where they would be held until readout was inhibited.




Figure 1: CDC Block Diagram (PCIBus Version)

The work, and camera knowng signals are at smitted differentially to ensure maxinum signal in noisy environments. CCD and correction is performed within the Camera Hada coefficients downloaded from via the Command Interface after an initial cal-

Design Specification

ibration process has been executed at the factory. Alternatively, the calibration could be executed in the target system facilitating correction for overall system factors such as illumination flatness. The Acquire Timing logic located on the Camera Acquire and Control Electronics is responsible for processing external trigger events and supporting strobe firing.

2.1.1 Functional Description - Camera Head

The Camera Head contains eight functional elements. It should contain a single high density connector and will receive 'clean' regulated power from the Cathera Acquire and Control Electronics. The substrate bias voltage (V_{sub}) should be generated locally. A separate connector for power is acceptable if required to meet performance. The functional elements of the camera head include:

- CC0 The core of the camera head is the solid state image sensor. The initial CDC will use a 'medium format' array. The minimum sensor requirements are:
 - Interline technology
 - Square pixels (dx=dy)
 - Support for electronic shutter
 - Minimum horizontal clock rate of 25MHz (target frame rate is 60 (rames/second)
 - Support suo-image readout (must be able to discard vertical lines with at least 2x normal readout rate)
 - Multiple resolutions
 - medium (640 pixels x 480 lines)
 - high (1024 pixels by 1024 lines)
 - Single chip color versions also desirable
- 2. Vsub
- CCD substrate bias voltage generator.
- Command Interface
- Interprets commands issued by the Camera Acquire and Control module and instructs the CCD or Correction Map to perform specitic functions. The minimum command set includes:
- Activate(c) is used to select Camera Head c (c = 0, 1, 2, nr 3) for operations which require the camera to transmit either Clock and Dvalid signals (e.g. Transfer(y) and Calibrator) or command data (e.g. CorrectionRead()) to the Camera Acquire and Control Electronics.
- Integrate(f) causes the CCD to be reset, integrated for flus). then transferred to the intenine vertical holding registers. It controls the electronic shutter function. Multiple cameras may be process the Integrate(i) command simultaneously.
- · Transier(y) initiates a readout of the sensor. The first y lines are discarded and not transferred to the Camera Acquire and

Control Electronics. This command allows the CUC to perform Region-Of-Interest (ROI) readout.

- Calibrate() initiates a readout of the sensor but bypasses the Pixel Correction phase. This mode is required to pass the uncorrected data on to the Camera Acquire and Centrol Electronics where the actual correction values can be determined via special calibration software.
- CorrectionAddr(addr) is a pointer to the next address of the Correction Map to be accessed. It is stored locally in the Correand Interace upon receipt of this command.
- Correction/Read() initiales memory read cycle of the Correction Map at the current address. Data is senalized in the Command Interface and transferred back to the Camera Acquire and Control Electronics. The Correction Map address is post incremented (address) after the data is read out.
- CorrectionWrite(data) initiates a write to the Correction Map at the current addities. The Command Interface performs send to parallel conversion of the data and executes a memory write cycle. The Correction Map address is post incremented (address) after the data is written.

4. CCD Timing

The liming generator is responsible for producing all of the signals required to execute the integration and readout phases of the COD seators. The integration side responsible for controlling the controlli

The liming generator also sends the control signals associated with the image transfer process in RS-422 (differential TTL) format to the Camera Acquire and Control Electronics. The signals include:

- · Clock+, Clock- (pixel clock)
- Ovalid+, Ovalid- (Osta Valid indicator)

Video Processor

Implements correlated double sampling (CDS) noise reduction techniques and provides some minimum signal gain. The resulting video output is differential in order to support cable tengths of up to 5 meters.

G. Pixel Correction

Uses actionation values obtained from the Connection May to using the gain and level of each pital. This is instanced to maintize the fixed pattern noise which results from incolatenes in the create practice moise which results from incolatenes in the create present one one collection objet to another, differences are in the charge transfer efficiency, and other error sources which not design the control of the control of

Design Specification

		$V_{k,lex}(x,y) = G(x,y) P(xel(x,y) + O(x,y)$
		Where:
		Fixel(x,y) is the post CDS pixel voltage
		G(x,y) is the gain correction factor
		C(x,y) is the offset correction factor
		Video(x,y) is the corrected video voltage
		The resolution of $G(x,y)$ and $O(x,y)$ are TBD.
7.	Interface Electronics	Conditions the digital representation of the CCD sensor timing signals to meet the voltage levels required for proper sensor oper- ation.
8.	Oscillator	Provides a stable crystal timing reference for all camera opera- tions and data transfer operations between the Camera Head and the Camera Acquire and Control Electronics.

2.1.2 Functional Description - Camera Acquire and Control Electronics

The Camera Acquire and Control Electronics contains 6 functional elements. The module contains a high density connector for communications and supplies 'clean' regulated vollages to the Camera Head. The module is based upon Cagnex's proprietary Vision Module (CVM) concept and can be utilized with the \$900 Video Processor as well as all members of the 8000 family. All signals required to support the CVM electrical interface pass through the CVM Interface Connector. The functional elements of the Camera Acquire and Control Electronics include:

1.	Camera Multiplexer	4:1 differential input multiplexer. It allows a single Camera Acquire and Control module to support a maximum of four Camera Heads units.
2.	Amp & Low Pass Filter	This viden pra-processing is necessary to adjust the video signal to that required by the AID converter for maximum performance while the low-pass-filter is used to perform classical Nyquist bandwidth smiling to eliminate aliasing.
3.	A/D Converter	Flash type device which supports conversion rates up to $30 \mathrm{MHz}$ and is TTL compatible.
4.	Acquire Timing	Controls the digitization process and generates all the video timing required by the CVM interface based upon the sense of the CCCA and Dveld signals. Each require is 'armed' in the Command Letting to the the Command interface so the Acquire Timing knows which camera is active and which a new acquire in commencing.
5.	Command Interface	Translates standard CPU type bus structures (e.g. 68060, C80, local PCIBus) into serial command streams for processing by the installed Camera Head assemblies.
6.	DC/DC	Used to generate Camera Head supply voltage(s) from local bus

Design Specification

Converter

references; either +5VUC or +12VDC. The voltage will be that large est required for camera sensor operation and could be further regulated using LDO linear regulators in the Camera Head to reduce noise picked up via the cabile.

2.1.3 Camera Cable

It is desirable to support a minimum cable length of to 5 meters (approximately 15 leet). This is why the design uses the following formats for transmission of analog video, pixel cock and data velidation curriols, and command signals. Each call of differential signals will use twisted-pair cooper as the transmission medium.

Analog Video
 D.C. coupled differential signal with a peak-to-peak level of TBD volts. There are four sets of video signals, each dedicated to a particular Camera Head assembly.

For Video+

V_{black} = 0.0 V V_{whit} = TBD V

For Video+: V_{black} = TSD V

V_{white} = 0.0 V

Pixel Clock
 and Dvalid

Bectmal interface is high performance RS-422 (differential TTL) using transmisers and receivers nonvolvatured by Lucen Technology (formerly ATB). These parts use pseudo-ECL signal law-site for the differential signals and support inequancies up to 100AHs. These signals are tri-stated until a camera is specified (with the Command interface) allowing them to be busined between installed Cemera Head assemblies and the Camera Acquire and Control Electronia.

 Command interface Electrical interface is high performance RS-422 (differential TTL) using paramitters and receivers manufactured by Lucent Technology (formerly ATAT). These parts use presuct-ECL signal text for the differential signals and support frequences us to 100MHz. The data portion of this interface is thristated uncil or came in a selected for the Command High refractory although them to be bussed between installed Camera Head assemblies and the Camera Head assemblies a

2.1.4 CVM interface

This specification allows Cognex to design video option modules at find a standard physical and electrical interface. This shows modules to be shared an multiple vision plat-

Design Specification

2.2 Physical Dimensions - Camera Head

The goal is to keep the dimensions of the CDC as small as possible. The following dimensions and weight should be used only as guidelines. Cognex is writing to adjust the packaging parameters in the event it yields significant cost savings. Conversely, we do not want to incur additional costs just to reduce the Camera Head assembly to an absolute minimum.

- Dimensions 22W x 22H x 50D
- 2. Weight 100g

2.3 Power Dissipation - Camera Head

The maximum power dissipation inside the Camera Head assembly is approximately 2.0W.

【図1】





FIG. 1B

【図1A】



(33)

【図2】




FIG. 2

[図3]




FIG. 3

[図4]




FIG. 4

【図5】




FIG. 5

【図6】





FIG. 6

[図7]








FIG.~B

【国際調査報告】

	INTERNATIONAL SEARCH RE	PORT In MAIA	pplication No
		PCT/US 9	8/13082
IPC 6	PICATION OF SUBJECT MATTER H04N5/232 H04N5/335		
	D Intermational Patent Classification (IPC) or to both mational classification	and IPO	
	SEARCHED currentellor seembed (classification system tollowed by seesification sy		
IPC 6	HO4N	ултосиј	
Documentat	tion searched other than minimum documentation to the astern that such	documents are excluded in the fields in	wenthed
Electionic de	els passe consulted during the international search (name of data base a	nd. Where practical, search terms use	d)
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT		-
Campary.	Situation of document, with Indication, where appropriate, of the relevant	г рикинден	Relevant to claim No.
x	EP 0 777 381 A (CANON KK) 4 June 19	197	1-6,9, 20,22,23
	see column 3, line 7 - line 15 see column 5, line 14 - line 37 see column 7, line 43 - line 54		
٧	see column 12, line 37 - line 48		11,15, 28,29
×	US 5 506 617 A (PARULSKI KENNETH E 9 April 1996 see column 4, line 31 - line 42		1,20
Y	see column 8, line 13 - line 31; fi		11
ļ	-/-	-	
W 5.45	rer documents are listed in the continuation of box C.	7	
	becomes of other days marks !		
A" documer	oft defining the general state of the art which is not and to be of perilosiar relayance	later document published after the into or priority date and not in contlict with class to understand the principle or it invention.	
"L" documer which is otation	ete	document of particular relevence, the carried be considered novel or carried involve an investive step when the di document of particular relevance; the formula to provide the formula to formula to	claimed invention of be considered to occurrent to taken allone claimed invention
O" document other in P" document later the	ns inderring to an oral disclosure, use, stallit fion or reachs of published prior to the international filing date but on the priority date claimed	document of particular relevance; the carnot be considered to involve an a document is combined with one or in frents, such combination being obvious in the air. document member of the same patern	were other such doou- use to a person skilled t femily
Cate of the s	couel completion of theinternational search	Date or stelling of the international us	arch report
	September 1998	16/09/1998	
	eiling address of the ISA European Peters Office, P.S. 5518 Peterstaan 2	Authorized officer	

INTERNATIONAL SEARCH REPORT

by june Application No.

	The second secon	PCT/US 98/130B2
	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	1
Category*	Cristian of document, with indication where appropriate, of the relevant passages	Relovant to claim No.
X	US 4 809 077 A (NORITA TOSHIO ET AL) 28 February 1989 see column 1, line 58 - column 2, line 16 see column 2, line 43 - line 51	1,20
Υ	RACCA R G ET AL: "HIGH-SPEED VIDEO AMALTSIS SYSTEM USING MULTIPLE SHUTTERED CHARGE-COUPLED DEVICE IMMAGES AND DIGITAL STORAGE" OPTICAL ENGINEERING, vol. 31, no. 6, 1 June 1992, pages 1399—1374, PYODOZZRAZZ see page 1370, right-hand column, line 19 - 11ne 33	11,15. 28,29
A		17,18
A	US 5 608 490 A (OGAMA HIDEHIRO) 4 March 1997 see column 2, line 42 - line 58	1,20

(41)

INTERNATIONAL SEARCH REPORT

Patent document cited in assign report			Publication		Patent tunity mumber(s)		Publication
tr (0777381	A	04-06-1997	JP	9161048		20-06-1997
				JP	9163237	Α	20-06-1997
				JP	9163238	A	20-06-1997
us !	5506617	A	09-04-1996	NON	E		
US 4	4809077	A	28-02-1989	JP	2623530	В	25-06-1997
				JP	62249118	Ā	30-10-1987
				IIS	4989094	Ä	29-01-1991
US 5	5608490	A	04-03-1997	J٢	8006099	Δ	12-01-1996

Form PCT/MS.A/216 (patent family annual (Auly 1992)

(42)

フロントページの続き